(18)日本国特計 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-343528

(43)公開日 平成5年(1993)12月24日

(51)int.CL*

識別配号

FI

技術表示箇所

HOIL 21/82 21/265 27/108

8225-4M

庁内整理番号

H01L 21/82

F

8617-4M

21/ 265

害查請求 有

請求項の数10(全 6 頁) 最終頁に継く

(21)出取番号

特膜平5-40720

(22)出顧日

. .

平成5年(1993)2月5日

(31)優先権主張番号 07/832561

(32)優先日

1992年2月7日

(33)優先権主張国

米国(US)

(71)出離人 591020009

マイクロン・テクノロジー・インコーポレ

イテッド

MICRON TECHNOLOGY, I

NCORPORATED

アメリカ合衆国、83706 アイダホ州、ボ イーズ、イースト・コロンビア・ロード

2805

(72)発明者 ロジャー・アール・リー

アメリカ合衆国、83706 アイダホ州、ボ

イーズ、レインドロップ・ドライブ 8351


(74)代理人 弁理士 田澤 博昭 (5)2名)

(54)【発明の名称】 プログラム特性を改善したワンタイムプログラム可能な素子の製造方法

(57)【要約】

【目的】 本発明は、局所的な電界増強の拡散領域を利 用してアンチフューズ素子のプログラム特性を改良する ことによる。

【構成】 アンチフューズ素子を用いた半導体装置の製 造において、アクセス線(15)、通常ワード線、を形 成した後、隣接するアクセス線(15)間を自己整合し てトレンチを形成して拡散領域を分断する。次に、アク セス線のスペーサ(16)をエッチバックして形成され たスペーサをマスクにして拡散領域(11)の露出され たエッジ部(31)とトレンチ(22)の底に低エネル ギーで重いドーズをイオン注入する。アンチフューズ絶 緑層(41)上に通常ソース線としての第2導電アクセ ス線(42)を設けてトレンチ内に埋込ませてプログラ ム可能なアンチフューズ素子を形成する。拡散領域(1 1)中に重いドーズのドープされた領域を形成すること によって、プログラム電圧を低下させ、かつアンチフェ ーズ素子の耐絶縁破壊をもたらす。



【特許請求の範囲】

【請求項1】 a)基板に所定の導電型の元素をドープして拡散領域(11)を形成した後に、該拡散領域に隣接して隣り合うアクセス線(15)をマスクして該拡散領域の一部を露出する工程と、前記アクセス線(15)は、絶縁層(13)で覆われた活性金属一酸化物トランジスタと絶縁分離のための絶縁体スペーサ(16)とソース/ドレイン領域の拡散領域(11)とからなるアクセス装置で構成され、

- b)前記露出された拡散領域を貫通してトレンチを形成して前記拡散領域(11)を分断し、かつ前記絶縁体スペーサ(16)の外側下部を自己整合して前記分断された拡散領域中にエッジ部(31)を形成する工程と、
- c)前記絶縁体スペーサ(16)をエッチバックして前記分断された拡散領域(11)の前記エッジ部を露出する工程と、
- d)前記トレンチ(22)、前記露出したエッジ部及び前記絶縁体スペーサ(16)上を覆って絶縁層(41)を形成する工程と、
- e)前記絶縁層(41)上を覆って導電層(42)を形成して、前記分断された拡散領域(11)と前記導電層(42)との間にはさまれて設けられた前記絶縁層(41)からなるプログラム可能な素子を形成する工程とかるなる半導体装置のプログラム特性を改善したワンタイムプログラム可能な素子の製造方法。

【請求項2】 a) 基板に第1 導電型の重いドーズをドープして拡散領域(11)を形成した後に、該拡散領域(11)に隣接して隣り合うアクセス線(15)をマスクして、該拡散領域の一部を露出する工程と、

前記アクセス線(15)は、絶縁層(13)で覆われた 活性金属一酸化物トランジスタと絶縁分離のための絶縁 体スペーサ(16)とソース/ドレイン領域の拡散領域 (11)とからなるアクセス装置で構成され、

- b)前記露出された拡散領域を貫通してトレンチを形成して、前記拡散領域(11)を分断し、かつ前記絶縁体スペーサ(16)の外側下部を自己整合して前記分断された拡散領域中にエッジ部(31)を形成する工程と、
- c)前記絶縁体スペーサ(16)をエッチバックして前記分断された拡散領域(11)の前記エッジ部を露出する工程と、
- d)前記露出されたエッジ部に第2の導電型の重いドーズをドープレで、第2の導電型のエッジ部(31)を形成する工程と、
- e)前記トレンチ(22)、前記エッジ部及び前記絶縁体スペーサ(16)上を覆って絶縁層(41)を形成する工程と、
- f)前記絶縁層(41)上を覆って導電層(42)を形成して、前記分断された拡散領域(11)と前記導電層(42)との間にはさまれて設けられた絶縁層(41)からなるプログラム可能な素子を形成する工程とからな

る半導体装置のプログラム特性を改善したワンタイムプログラム可能な素子の製造方法。

【請求項3】 a)N+ 拡散領域(11)に隣接して隣 の合うアクセス線(15)をマスクして該拡散領域の一部を露出する工程と、

前記アクセス線(15)は、絶縁層(13)で覆われた活性金属一酸化物トランジスタと絶縁分離のための絶縁体スペーサ(16)とソース/ドレイン領域の前記N+拡散領域(11)とからなるアクセス装置で構成され、

b) 前記露出されたN+ 拡散領域 (11) を貫通してトレンチを形成して、

前記拡散領域(11)を分断し、かつ前記絶縁体スペーサ(16)の外側下部を自己整合して前記分断されたN+拡散領域にエッジ部(31)を形成する工程と、

- c) 前記絶縁体スペーサ(16) をエッチバックして、 分断されたN+ 拡散領域(11) の前記エッジ部を露出 する工程と、
- d) 前記トレンチ(22)、前記露出されたエッジ及び 前記絶縁体スペーサ(16)上を覆って絶縁層(41) を形成する工程と、
- e)前記絶縁層(41)上を覆って導電層(42)を形成して、

前記分断されたN+ 拡散領域(11)と前記導電層(42)との間に設けられた絶縁層(41)からなるプログラム可能な素子を形成する工程とからなる半導体装置のプログラム特性を改善したワンタイムプログラム可能な素子の製造方法。

【請求項4】 a)N+ 拡散領域(11)に隣接して隣 の合うアクセス線(15)をマスクして前記N+ 拡散領 域の一部を露出する工程と、

前記アクセス線(15)は、絶縁層(13)で覆われた活性金属-酸化物トランジスタと絶縁分離のための絶縁体スペーサ(16)とソース/ドレイン領域の前記N+拡散領域(11)とからなるアクセス装置で構成され、

b) 前記露出されたN+ 拡散領域 (11) を貫通してトレンチを形成して、

前記拡散領域(11)を分離し、かつ前記絶縁体スペーサ(16)の外側下部を自己整合して前記分断された拡 散領域にエッジ部(31)を形成する工程と、

- c)前記絶縁体スペーサをエッチバックして分断された N+ 拡散領域(11)の前記エッジ部を露出する工程 と
- d)前記露出されたエッジ部にN- のドーズをドープして、N- エッジ部を形成する工程と、
- e) 前記トレンチ(22)、前記エッジ部及び前記絶縁 体スペーサ(16) 上を覆って絶縁層(41)を形成す る工程と、
- f)前記絶縁層(41)上を覆って導電層を形成して、 前記分断されたN-拡散領域(11)と前記導電層(4 2)との間に設けられた前記絶縁層(41)からなるプ

ログラム可能なアンチフューズ素子を形成する工程とからなる半導体装置のプログラム特性を改善したワンタイムプログラム可能な素子の製造方法。

【請求項5】 前記プログラム可能な素子は、プログラム可能なアンチフューズであることを特徴とする請求項1及び2記載の半導体装置のプログラム特性を改善したワンタイムプログラム可能な素子の製造方法。

【請求項6】 前記半導体装置は、不揮発性メモリ、PROM、及びDRAMから本質的になる群から選択されるメモリであることを特徴とする請求項1,2,3及び4記載の半導体装置のプログラム特性を改善したワンタイムプログラム可能な素子の製造方法。

【請求項7】 前記導電型は、N+ 及びP+ から本質的 になる群から選択されることを特徴とする請求項1記載 の半導体装置のプログラム特性を改善したワンタイムプ ログラム可能な素子の製造方法。

【請求項8】 前記エッジ部は、プログラミングパルスが与えられている間、前記アクセス装置に該装置以外のアンチフューズ界面の電磁電界より大きい電磁電界を生じさせることを特徴とする請求項1,2,3及び4記載の半導体装置のプログラム特性を改善したワンタイムプログラム可能な素子の製造方法。

【請求項9】 前記プログラム可能な素子をプログラム するために用いられる前記プログラミングパルスは、50 μsec 以下で14V以下の電圧パルスであることを特徴とする請求項8記載の半導体装置のプログラム特性を改善したワンタイムプログラム可能な素子の製造方法。

【請求項10】 前記第1の導電型は、N-及びP-から本質的になる群から選択され、前記第2の導電型は、N+及びP+から本質的になる群から選択されることを特徴とする請求項2記載の半導体装置のプログラム特性を改善したワンタイムプログラム可能な素子の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、半導体装置の製造方法、特に不揮発メモリのような半導体装置のプログラム特性を改善したアンチフューズ素子の製造方法に関する。

[0002]

【従来の技術】リードオンリーメモリ(ROM)は、ダイオード、バイポーラ、あるいは電界効果トランジスターのような半導体装置のアレイから構成されており、

"1"又は"0"の二値のデータを蓄えるために相互接続されている。ROMは、プログラムされたデータのメモリアレイとメモリアレイ中の所定のアドレスデータを選択するためデコーダとからなる。ROMには、3つの基本的なタイプ、すなわちマスクプログラマブルROM、書換え可能なプログラマブルROM(PROM)、及びフィールドプログラマブルROM(PRO

M)があるが、本発明は、PROMに関する。

【0003】PROMは、アレイの列と行との交点にフューズ素子あるいはアンチフューズ素子のいずれかのスイッチング素子を設けて構成される。PROM中にデータを蓄えるために、該素子は、PROMライターによって供給される適当な電圧パルスにより選択的にプログラムされる。フューズ素子又はアンチフューズ素子の選択は、設計による。該素子は、一度、プログラムされると、そのデータはメモリアレイ中に永久に蓄積される。

[0004]

【発明が解決しようとする課題】しかしながら、アンチフューズ素子は、通常14-20Vのプログラミングパルスで破壊する。もし、このパルス電圧が下げられることができれば、PROMは、ダメージ電圧を受けることがより少なくなる。実際、大きな電圧を制御するには大きなサイズのトランジスタが必要であるが、プログラミングパルス電圧が、トランジスタの通常の動作電圧に近づくほど、トランジスタのサイズは小さくすることが可能となる。それによって、トランジスタのパンチスルー、ゲート絶縁破壊等の問題をなくすことができる。

【0005】本発明は、上記のような問題点を解消するためになされたもので、局所的な電界増強の拡散領域を設けたアンチフューズ素子を開発することによってプログラミングパルス電圧を実質的に低下させることを目的とする。

[0006]

【課題を解決するための手段】本発明は、局所的な電界 増強の拡散領域を利用することによってアンチフェーズ 素子のプログラム特性を改良することにある。アンチフ ューズ素子を用いた半導体装置の製造工程において、ア クセス線、すなわちワード線を形成した後、トレンチを 隣接するアクセス線間に拡散領域を貫通して自己整合で 形成する。アクセス線のスペーサのエッチバックに続い て、重いドーズをスペーサのエッチバックの結果形成さ れた拡散領域のエッジ部分に低エネルギーのイオン注入 でドープすると同時にトレンチの底部にも同様にドープ する。アンチフューズ絶縁層を形成した後、第2の導電 性のアクセス線、すなわちソース線を形成する。このア クセス線をプログラム可能なアンチフューズ素子として、 作用するためにトレンチ内に埋込む。拡散領域中で重い ドーズのドープされた領域は、プログラム電圧レベルを 低下させ、さらにアンチフューズ絶縁層の耐絶縁破壊を もたらす。

[0007]

【作用】本発明におけるアンチフューズ素子のプログラム特性女良工程は、拡散領域を貫通してトレンチを形成した後に、該拡散領域中に重いドーズのドープされた局所的な電界増強の領域を形成し、その後トレンチ内にアンチフューズ絶縁層、導電層を埋込ませてアンチフューズ素子を形成することでプログラム電圧を低下させ、か

つアンチフューズ素子の耐絶縁破壊をもたらす。

【0008】なお、本発明は、局所的な電界増発の拡散 領域を用いてPROMのアンチフューズ素子のプログラ ム特性を改良することを提供するが、プログラマブルロ ジックアレイ(PLA)、プログラムアレイロジック (PAL)、DRAM、あるいはロジックデバイスのよ うな他の半導体装置にこの技術を適用することは当業者 にとって容易であろう。例えば、DRAMにおいて、ア ンチフューズ素子は、冗長性の修繕のため、又はあるオ プションを選択するための手段を提供するための回路に 用いられる。

[0009]

【実施列】本発明は、図2-8の製造工程に示されるように基板に形成された局所的な電界増強の拡散領域を利用することによってアンチフューズ素子のプログラム特性を向上することにある。

【0010】図2は、ワンタイムプログラム可能な素子の形成に先立って形成されるPROMの通常の製造工程中の一工程のウェハ部の断面図である。この断面図は、パターニングされたポリSi14からなるワード線15と薄いゲート絶縁膜12によって基板10から分離され、パターニングされた絶縁層13とを示す。ワード線スペーサ16は、拡散領域11が、所定の導電型にドープされた後、ワード線15を完全に絶縁するために形成される。拡散領域11は、最初にN+にドープされる(図2b)か、又はLDD構造を作る場合にはスペーサ16の形成に先立ってN-にドープされた後(図2a)、N+導電性を形成するため重いドーズをイオン注入でドープされる。

【0011】図3又は4において、マスク21、例えばホトレジストは、隣の合うワード線15間をつなぐ領域を露出するようにパターニングされる。次に、エッチングが行なわれ、基板10内にトレンチ22が形成され、拡散領域11を分断する。トレンチ22は、スペーサ16による隣の合うワード線15を自己整合して形成され

【0012】LDDプロセスを採用する場合、本発明は 図5、次に図7の工程となるが、最初に重いドーズ注入 が行なわれる場合には、図6、次に図8の工程となる。

【0013】図5のLDDプロセスの場合、マスク21は、そのまま残しておき、スペーサ16は、フッ化水素でエッチングされて削られ、拡散領域11のシャープなエッジ部31が露出される。次に、ひ素のような重いドーズが、低エネルギーのイオン注入で拡散領域11にドープされ、露出されたエッジ部31はN+ 領域を形成する。このイオン注入は、同時にトレンチ22の底部にも行なわれ、該底部は、N+ 領域を形成する。

【0014】図4bのLDDプロセスを採用しない場合、マスク21は、そのまま残しておき、スペーサ16は、フッ化水素でエッチングされて削られ、拡散領域1

1のシャープなエッジ部31が露出される。

【0015】図3及び図5のLDDプロセスは、次に図7、また図4及び図6のLDDプロセスを採らないプロセスは、次に図8のプロセスをそれぞれとる。

【0016】図7又は図8において、アンチフューズ絶縁層41は、通常高い誘電体特性を備えた薄い絶縁物からなり、ポリSi42の堆積の後に堆積される。ポリSi42は、トレンチ22に埋込まれてメモリアレイのアクセス線、すなわちソース線として作用する。

【0017】プログラム可能なアンチフューズ素子は、N- 拡散領域11でN+ にドープされたエッジ部31とアンチフューズ絶縁層41によって分離されたポリSi42との間に形成される。N+ エッジ部31はLDDプロセスを採るか否かにかかわらず本発明によって得られたものである。

【0018】このN+ エッジ部31は、アンチフューズ 素子が一度絶縁層41を破壊するプログラミングパルス を受けると、高い電磁電界(Eー電界)を生じ、N+ エッジ部31、そして最終的に拡散領域11を短絡させる。Eー電界の強化は、通常使われるプログラミング電圧よりより低い電圧でアンチフューズ絶縁層41を実質的に破壊をもたらす。

【0019】例えば、プログラミング電圧パルスは、通常14-20V、もしくはそれ以上の範囲にある。このことは、形成されるトランジスタがダメージを受けることなしに電圧スパイクを制御するには、そのトランジスタサイズを十分に大きくしなければならないことを意味する。本発明によれば、アンチフューズ素子は、14V以下のパルス電圧を用いてプログラムすることが可能となり、実験によれば、10~12Vで十分に可能であることが証明された。

[0020]

【発明の効果】プログラミング電圧をより低くできるのみならず、その周期も短くできるので、アクセストランジスタは、そのプログラミングパルスに一致してサイズを小さくすることができる。通常のプログラミング方法を用いる場合、プログラミングのパルス中は数百μsecであるのに対し、本発明の場合そのパルス中は50μsec以下に減ずることが可能となる。

【図面の簡単な説明】

【図1】図5及び図6にアンチフューズ絶縁層及びワードラインとしてのポリSiを堆積したウエハの断面図を示す。

【図2】PROMの製造工程において、ワード線、ワード線スペーサ及び拡散領域を形成したウエハの断面図を示す。

【図3】図2においてマスクを設けて、自己整合をしてトレンチを形成したウェハの断面図を示す。

【図4】図2においてマスクを設けて、自己整合をして トレンチを形成したウェハの断面図を示す。

4


【図5】図3及び図4の工程に続いてスペーサをエッチ バックしたウエハの断面図を示す。

【図6】図3及び図4の工程に続いてスペーサをエッチ バックしたウエハの断面図を示す。


【図7】図5及が図6の工程に続いてアンチフューズ絶 緑層及びワード線としてのポリSiを堆積したウエハの 断面図を示す。

【図8】図5及び図6の工程に続いてアンチフューズ絶縁層及びワード線としてのポリSiを堆積したウエハの断面図を示す。


【図1】



【図3】




[図5]




【符号の説明】

- 10 基板
- 11 拡散領域
- 13 絶縁層
- 15 アクセス線
- 16 絶縁体スペーサ
- 22 トレンチ
- 31 エッジ部
- 41 アンチフューズ絶縁層
- 42 導電層


【図2】




【図4】




【図6】



【図7】



【図8】



フロントページの続き

(51)Int.C1.5 HO1L 27/10 識別記号 / 431

庁内整理番号 8728--4M

8728 - 4M

FI

H01L 27/10 325 N

技術表示箇所